• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1992003849A1
    申请号:PCT/JP1991/001105
    申请日:1991-08-20
    公开日:1992-03-05
    发明作者:Kazuhiro Takenaka；Akira Fujisawa
    申请人:Seiko Epson Corporation；
    IPC主号:H01L27-00
    专利说明:
    [0001] 明 細 書
    [0002] 半導体装置、 それを用いた半導体メモリ及び CMO S半導体集積回路 並びにその半導体装置の製造方法 技術分野
    [0003] 本発明は、 半導体装置及びその製造方法に関し、 特に、 PZT (Pb (T i x Z ry ) 03 ) などの強誘電体膜を用いたキャパシタ構造を有する半導体メモ リゃ多結晶シリコン ·ゲートを用いた CMO S半導体集積回路における保護 膜構造及びその成膜法に関するものである。 背景技術
    [0004] 従来、 強誘電体を用いたストレージ ·キャパシタ構造を有する半導体不揮 発性メモリ ·セルは、 例えば第 6図に示す構造を備えている。 このメモリ · セルは、 単一の転送ゲート · トランジスタ （MOS トランジスタ） Tに強誘 電体膜を用いたストレージ ·キャパシタ （コンデンサ） Cを直列接続したも のである。 転送ゲート · トランジスタ Tは、 p型半導体基板 1の上にゲート 絶縁膜 2を介して形成されて多結晶シリコン ·ゲート 3と、 この多結晶シリ コン ·ゲート 3をマスクとして p型半導体基板 1の表面側にセルファライン で形成された高濃度 n型領域たるソース · ドレイン領域 4、 5とから構成さ れている。 なお、 ソース · ドレイン領域 4はビッ ト線に、 多結晶シリコン . ゲート 3はヮード線にそれぞれ接続されている。 一方、 ストレージ ·キャパ シタ Cはフィールド酸化膜たる LOCO S (局所酸化膜） 6上に構成されて いる。 LOCOS 6、 多結晶シリコン 'ゲート 3の上には、 例えば C VDに より S i 02 又はスパッタ法による S i Nの第 1の層間絶縁膜 7が形成され、 この層間絶縁膜 7のうち LOC OS 6の真上にスパッタ法で白金 （P t ) の 下部平板電極 8が形成される。 この下部平板電極 8上の一部にはスパッタ法 又は塗布法により強誘電体たる PZT (Pb (T ix Z ry ) 03 ) の誘電体 膜 9が形成され、 またこの誘電体膜 9の上にはスパッタ法で白金の上部平板 電極 1 0が形成される。 次に、 第 1の層間絶縁膜 7の上には例えば CVDに よる S i 02 又はスパッタ法による S i Nの第 2の層間絶縁膜 1 1が形成され、 この層間絶縁膜 1 1の上にスパッタ法により A£配線が形成される。 A£配 線 1 2 aはソース · ドレイン領域 5と上部平板電極 1 0とをコンタク ト穴を 介して導通させるセル内部配線で、 A 配線 1 2 bは下部平板電極 8と図示 しないパッ ド部とを導通させる接地配線である。 なお、 第 6図には示されて いないが、 多結晶シリコン ·ゲート 3に導通するワード線及びソース · ドレ ィン領域 4に導通するビッ ト線は上記 A 配線と同一層に形成されている。 Α£配線 1 2 a、 1 2 bの上にはスパッタ法による S i Nのパッシベーショ ン膜 1 3が形成されている。
    [0005] 誘電体膜 9に使用される強誘電体たる P ZT (Pb (T ix Z ry ) 03 ) は電界に対してヒステリシス曲線を持ち、 書き込み電圧を取り除くと、 残留 分極を保持し続けるため、 上述のような不揮発性メモリとして利用されたり、 また比誘電率が約 1000程度の値で S i 02 膜と比較して 2桁以上も大きい ので、 ダイナミック RAMのキャパシタとしても利用される。
    [0006] しかしながら、 水素に晒されると残留分極の値が減少してしまい、 記憶機 能に必要な 2値論理の幅 （マ一ジン） が狭くなる。 また比誘電率の値も低下 する。 このような特性劣化は歩留りの低下を招くので、 誘電体膜 9の形成ェ 程の後においては水素を誘電体膜 9に晒さないような成膜法に顧慮する必要 がある。
    [0007] プラズマ CVD法による S i Nや常圧又は減圧 CVD法による S i 02 の形 成にあっては成膜中水素雰囲気にあるため、 これらの膜を誘電体膜 9の上部 に形成すると、 水素が誘電体膜 9へ侵入し、 その特性を劣化させてしまうの で、 これらの成膜法を採用することはできない。 そこで、 上記従来の不揮発 性メモリの構造においては、 第 2の層間絶縁膜 1 1とパッシベーシヨン膜 1 3 はスパッタ法の成膜による S i N膜とされる。 これは水素不放出の工程によ る成膜だからである。 一方、 パッシベーシヨン膜 1 3は本来的に耐湿性の緻 密な膜質が要求されるが、 スパッタ法による S i N膜は膜質の稠密性に欠け、 耐湿性に劣るので、 パッシベーション膜としては不向きである。
    [0008] 本発明は上記問題点を解決するものであり、 その課題は、 強誘電体膜の上 部にこの強誘電体膜への水素侵入を防止する成膜法を採用することにより、 残留分極及び比誘電率の高い強誘電体膜を要素とする半導体装置及びその製 造方法を提供することにある。 発明の開示
    [0009] 殊に P Z Tなどの耐水素性に乏しい強誘電体を用いたキャパシタ構造を有 する半導体装置において、 本発明の講じた手段は、 例えばスパッタ法又は塗 布法により形成された強誘電体膜の上部に水素不放出性の成膜法による耐湿 性の水素バリァ膜を設けたものである。 この水素バリァ膜の被覆範囲は全面 に限らず、 キャパシタ構造を覆う範囲にあれば良い。 この水素バリア膜とし てはスパッタ法による T i N膜でも良いし、 また酸素侵入型の T i O Nでも 良い。 T i O N膜の成膜法としては、 T i N膜の酸素雰囲気でのプラズマ処 理又は熱処理、 窒素及び酸素雰囲気中での T iターゲッ トによるスパッタ法 や T i O Nのスパッタ法である。 T i O Nは酸素含有率が小さいときは導電 性で、 酸素含有率が大きいときは絶縁性である。 また酸素含有率の高い T i O N 膜は水素阻止能が高くなる。
    [0010] この水素バリア膜の上に直接又は層間絶縁膜を介して腐食防止膜 （ブラズ マ C V D法による S i Nや常圧又は減圧 C V D法による S i 02 など） を被着 させた構造も採用される。
    [0011] 水素不放出性の成膜法による耐湿性の水素バリァ膜を強誘電体膜の上部に 覆うと、 強誘電体膜の形成後において、 プロセス中で発生する水素の当該強 誘電体膜の侵入を防止することができ、 残留分極や比誘電率の低下を回避で きる。 それ故、 残留分極や比誘電率の高い強誘電体膜を有する半導体装置を 得ることができる。 水素バリア膜の上部に腐食防止膜を形成した構造におい ては、 水素バリア膜の腐食を防止できる。 この腐食防止膜は膜質の緻密性を 必要とするので、 主に C V D法による成膜で、 水素放出の成膜法に依らざる 得ない。 しかし、 下層には水素バリア膜が存在するので、 強誘電体への水素 侵入の問題は発生しない。
    [0012] 上記の製造方法は汎用的な手段であるが、 水素バリア膜として絶縁性 （酸 素含有率が大） の T i O N膜を成膜する場合には、 上述の腐食防止膜の成膜 工程を削減できる。
    [0013] - 図面の簡単な説明
    [0014] 第 1図は本発明の第 1実施例に係る半導体メモリの構造を示す断面図であ る o
    [0015] 第 2図は本発明の第 2実施例に係る半導体メモリの構造を示す断面図であ る。
    [0016] 第 3図は本発明の第 3実施例に係る半導体メモリの構造を示す断面図であ o
    [0017] 第 4図 （A) 乃至 （C ) は同半導体メモリにおけるパッ ド部とボンディ ン グ · ワイヤとの一般的な接続方法を示す工程図である。
    [0018] 第 5図 （A) 乃至 （E ) は同半導体メモリにおけるパッ ド部とボンディン グ · ワイヤとの改善された接続方法を示す工程図である。
    [0019] 第 6図は従来における半導体メモリの構造の一例を示す断面図である。 発明を実施するための最良の形態
    [0020] 次に、 本発明の実施例を添付図面に基づいて説明する。
    [0021] 第 1実施例
    [0022] 第 1図は本発明の第 1実施例に係る半導体メモリの構造を示す断面図であ る o
    [0023] p型半導体基板 1の表面には熱酸化によるゲート絶縁膜 2と MO Sのァク ティブ領域を区画形成すべき厚い酸化膜の LOCOS (局所酸化膜） 6が形 成される。 転送トランジスタ Tはゲート絶縁膜 2を介して形成された多結晶 シリコン .ゲート 3と、 この多結晶シリコン ·ゲート 3をマスクとして p型 半導体基板 1の表面側にセルファラィンで形成された高濃度 n型領域たるソー ス · ドレイン領域 4、 5とから構成されている。 一方、 ストレージ ·キャパ シタ Cはフィールド酸化膜たる LOCOS (局所酸化膜） 6上に構成されて いる。
    [0024] 先ず、 LOCOS 6、 多結晶シリコン ·ゲート 3の上には CVDにより緻 密な第 1の層間絶縁膜 （S i 02 又は S i N) 7が全面形成される。 次に、 こ の層間絶縁膜 7のうち LOCOS 6の真上にスパッタ法で白金 （P t) の下 部平板電極 8が形成される。 次に、 この下部平板電極 8上の一部にはスパッ タ法又は塗布法により強誘電体たる PZT (Pb (T ix Z ry ) 03 ) の誘 電体膜 9が形成される。 また次に、 この誘電体膜 9の上にはスパッタ法で白 金の上部平板電極 10が形成され、 ストレージ ·キャパシタ Cが得られる。 次に、 第 1の層間絶縁膜 7の上にはスパッタ法による S i Nの第 2の層間 絶縁膜 （下部層間絶縁膜） 1 1が形成される。 そして、 ソース， ドレイン領 域 5、 上部平板電極 1 0、 下部平板電極 8の部位にコンタク ト穴が窓明けさ れる。
    [0025] 次に、 この層間絶縁膜 1 1の上にはスパッタ法により A£配線が形成され る。 A 配線 1 2 aはソース ' ドレイン領域 5と上部平板電極 1 0とをコン タク ト穴を介して導通させるセル内部配線で、 A 配線 1 2 bは下部平板電 極 8と図示しないパッ ド部とを導通させる接地配線である。 なお、 第 1図に は示されていないが、 多結晶シリコン 'ゲート 3に導通するヮード線及びソー ス · ドレイン領域 4に導通するビッ ト線は上記 A 配線と同一層に形成され ている。
    [0026] 次に、 Α£配線 1 2 a、 1 2 bの上にはスパッタ法による S i Nの第 3の 層間絶縁膜 （上部眉間絶縁膜） 1 3' が形成されている。 勿論、 この工程中 では水素不放出であることから、 誘電体膜 9の特性劣化の問題は発生しない。 第 3の層間絶縁膜 1 3' の膜質は緻密性に欠けるので、 パッシベーシヨン膜 としての意義は少なく、 後述するように、 導電性で耐湿性の水素バリア膜 14 と A£配線 1 2 a、 1 2 bとの層間絶縁膜たる意義を有する。
    [0027] 次に、 第 3の層間絶縁膜 1 3' の上にスパッタ法で T i N膜を耐湿性の水 素バリァ膜 14として形成する。 この成膜過程においては水素の発生がない ため、 誘電体膜 9の特性劣化の問題は発生しない。 本発明者は水素バリア膜 1 4としてこの T i N膜が好適であるを見出した。 一般に半導体技術におい て T i N膜はシリコンと A のバリアメタルとして知られているが、 この T i N 膜は緻密性に富み、 導電性の膜であるため、 耐湿性で水素非透過性の保護膜 であると共に、 電磁シールド機能をも果たす。 この窒化チタン （T i N ;チ タンナイ トライ ド） は酸化して酸素侵入型の T i ONとなり易い。 酸素含有 率の高い T i ONは水素非透過性がより高くなり、 水素バリア膜として優れ ている。 したがって、 この水素バリア膜 1 4としては T i ON膜であっても 良い。 T i O N膜の成膜法としては次のいずれかの方法を採用する。
    [0028] ① T i N膜の酸素雰囲気でのプラズマ処理法
    [0029] ② T i N膜の酸素雰囲気での熱処理法
    [0030] ③ Ν2 , 02 雰囲気中での T iターゲッ トによるスパッタ法
    [0031] ④ T i O Nのスパッタ法
    [0032] なお、 水素バリア膜が酸素含有率の高い T i O Nである場合には、 導電性 でないから層間絶縁膜 1 3 ' の形成は不要である。
    [0033] ところで、 水素バリア膜 1 4は T i N膜又 T i O N膜であるので、 一般に 導電性を有しているが、 酸素侵入型の T i O Nは酸素含有率が小なるときは 導電性を帯び、 酸素含有率が大なるときは絶縁性となる。
    [0034] 第 2実施例
    [0035] 第 2図は本発明の第 2実施例に係る半導体メモリの構造を示す断面図であ る。 なお、 第 2図において第 1図に示す部分と同一部分には同一参照符号を 付し、 その説明は省略する。
    [0036] この実施例においては、 水素バリア膜 1 4の上にプラズマ C V D法による S i N膜や常圧又は減圧 C V D法による S i 02 膜の腐食防止膜 1 5を形成す る。 この膜は緻密性に富み湿気の浸透を防止するので、 水素バリア膜 1 4の 腐食を防止することができる。 プラズマ C V D法による S i N膜や常圧又は 減圧 C V D法による S i 02 膜の成膜法は、 水素の発生又は水素雰囲気中での プロセスであるが、 その水素侵入は既に形成された水素バリア膜 1 4によつ て阻止されるため、 誘電体膜 9への影響を惹起させることはない。
    [0037] 第 3実施例
    [0038] 第 3図は本発明の第 3実施例に係る半導体メモリの構造を示す断面図であ る。 なお、 第 3図において第 2図に示す部分と同一部分には同一参照符号を 付し、 その説明は省略する。 この第 3実施例の第 2実施例に対して異なる点は、 T i N膜又は T i O N 膜の水素バリア膜 1 4 ' の形成領域をストレージ ·キャパシタ構造を覆う範 囲に限定したところにある。 水素バリア膜 1 4 ' の意義は、 耐湿性のあるこ とは勿論のこと、 その成膜中では水素不放出性で且つ水素非透過性であれば 良い。 水素バリア膜 1 4 ' の上に形成するプラズマ C V D法による S i N膜 や常圧又は減圧 C V D法による S i 02 膜の腐食防止膜 1 5は、 その成膜中に 水素の発生を招くが、 積層構造の下層へ水素が侵入しても誘電体膜 9へ到達 しないよう水素バリア膜 1 4 ' が水素侵入を遮蔽すれば充分である。 水素バ リア膜 1 4 ' はストレージ ·キャパシタ構造を覆う範囲で水素の侵入を遮蔽 する。 横方向からの水素の侵入到達距離が長いことから殆ど問題とはならな い。
    [0039] ところで、 第 1実施例や第 2実施例において、 全面的に形成される水素バ リア膜 1 4が T i N膜や酸素含有率の小なる T i O N膜の場合は導電性を有 するので、 Α £配線 1 2 bと同一層に形成されるパッ ド部とこれに接続すベ きボンディング · ワイヤとの接続方法について検討する必要がある。 一般的 な接続方法を第 4図に示す。 先ず、 第 4図 （A) に示すように、 第 2の層間 絶縁膜の上に Α £パッ ド部 1 2 cを Α £配線 1 2 bと同一層で形成した後、 第 2の眉間絶縁膜 1 3 ' 、 導電性の水素バリア膜 1 4及び腐食防止膜 1 5を 順次形成し、 次に、 第 4図 （B ) に示す如く、 A パッ ド部 1 2 cの真上の 3層をエッチング処理で除去してコンタク ト穴 1 6を形成してから、 第 4図 ( C ) に示すように、 ボンディング · ワイヤ 1 7を A パッ ド部 1 2 cの露 出領域に対し圧着する。 かかる接続法によれば、 ボンディング · ワイヤ 1 7 の圧着によって A パッ ド部 1 2 cのみならずコンタク ト穴の側壁に望む導 電性の水素バリア膜 1 4にもボンディング · ワイヤ 1 7が導通してしまう。 これは他のボンディング * ワイヤとのショートを引き起こす。 第 5図は、 上記問題点を解決するため、 パッ ド部とボンディング ' ワイヤ との改善接続方法を示す工程図である。
    [0040] 先ず、 第 5図 （A) に示すように、 第 2の層間絶縁膜の上に A £パッ ド部 1 2 cを A 配線 1 2 bと同一層で形成し、 この上に第 2の層間絶縁膜 1 3 ' 及び導電性の水素バリア膜 1 4を順次形成する。
    [0041] 次に、 第 5図 （B ) に示す如く、 腐食防止膜 1 5の形成の前に、 A £パッ ド部 1 2 cの真上の 3層をエッチング処理で除去して窓明け部 1 6 aを形成 して一旦 パッ ド部 1 2 cを露出させる。 その露出領域を Xとする。
    [0042] 次に、 第 5図 （C ) に示すように、 上記露出領域 Xをも含めて水素バリア 膜 1 4の上に腐食防止膜 1 5 ' を形成する。 ここではコンタク ト穴 1 6 a内 も腐食防止膜 1 5 ' で覆われる。
    [0043] 次に、 第 5図 （D ) に示すように、 A £パッ ド部 1 2 cの真上の 1層の腐 食防止膜 1 5をエッチング処理で除去してコンタク ト穴 1 6 bを形成する。 Α パッ ド部 1 2 c表面に形成すべき露出領域の広さ範囲 Yは上記露出領域 の広さ範囲 Xに比して狭く設定する。
    [0044] 次に、 第 5図 （E ) に示すように、 ボンディング · ワイヤ 1 7を A パッ ド部 1 2 cの露出領域 Yに対し圧着する。
    [0045] このような接続方法を採用すると、 ボンディング · ワイヤ 1 7が Α パッ ド部 1 2 cにのみ導通し、 導電性の水素バリア膜 1 4には導通しない。 水素 バリア膜 1 4とボンディング · ワイヤ 1 7とは腐食防止膜 1 5で絶縁されて いるからである。 なお、 Α £パッ ド部 1 2 cとボンディング · ワイヤ 1 7と の接続に限らず、 Α £パッ ド部 1 2 cとバンプとの接続、 Α 配線と上層の Α の接続 （スルーホール接続） にも上記接続方法を適用できる。
    [0046] 水素侵入による特性劣化の問題は、 強誘電体膜に限らず、 多結晶シリコン · ゲートを有する C M O S集積回路等においても問題となる。 多結晶シリコン · ゲートが水素に触れると、 しきい値の変動を招き、 歩留まりの悪化要因とな る。 それ故、 耐湿性の水素バリア膜を強誘電体膜の保護だけでなく、 多結晶 シリコン ·ゲートの保護膜をしてその上部に形成しておくことは、 多結晶シ リコン ·ゲー卜の特性の安定性に寄与する。 産業上の利用可能性
    [0047] 以上説明したように、 本発明は、 強誘電体又は多結晶シリコン ·ゲ一トを 要素とする半導体装置において、 強誘電体又は多結晶シリコン ·ゲー卜の上 部に水素不放出性の成膜法によりなる T i N膜や T i O N膜等の耐湿性の水 素バリア膜を形成した点に特徵を有するものである。 従って以下の効果を奏 する。
    [0048] ① 水素バリア膜の形成自体が水素を発生しないので、 強誘電体又は多結晶 シリコン 'ゲートへの水素侵入の影響がない。 また水素バリア膜の形成後に 水素放出性の成膜法が使用された場合や水素雰囲気に半導体装置自身が置か. れた場合でも水素バリア膜がその水素の侵入を阻止する。 従って、 強誘電体 の残留分極や比誘電率の低下、 多結晶シリコン ·ゲー卜のしきい値の変動等 のような水素侵入による特性劣化の問題を回避できる。
    [0049] ② 腐食性の水素バリアの場合、 その上に腐食防止膜を形成した構造を採用 すると、 水素バリアの腐食を防止できることは勿論、 その腐食防止膜の形成 が水素放出性の成膜法による場合であっても、 強誘電体又は多結晶シリコン · ゲー卜への水素の侵入の問題は生じさせない。
    [0050] ③ 絶縁性のある T i O N膜を耐湿性の水素バリア膜として形成した場合に は、 水素阻止能が高い構造を得ることができる。 また層間絶縁膜も削減する ことができる。
    权利要求:
    Claims 請求の範囲
    ( 1) 強誘電体膜又は多結晶シリコン ·ゲートを要素とする半導体装置で あって、 該要素の上部において少なくとも該要素を覆う範囲に、 水素不放出 性の成膜法によりなる耐湿性の水素バリァ膜を具有することを特徴とする半 導体装置。
    (2) 請求項第 1項記載において、 前記水素バリア膜の上部にはこれを覆 う腐食防止膜を具有することを特徴とする半導体装置。
    (3) 請求項第 1項又は第 2項記載において、 前記バリア膜が T i N膜で あることを特徴とする半導体装置。
    (4) 請求項第 1項又は第 2項記載において、 前記水素バリア膜が T i ON 膜であることを特徴とする半導体装置。
    (5) 請求項第 2項乃至第 4項記載のいずれか一項記載において、 前記腐 食防止膜は S i N膜であることを特徴とする半導体装置。
    ( 6 ) 請求項第 1項ないし第 5項のいずれか一項記載の半導体装置を用い た半導体メモリ。
    ( 7 ) 請求項第 1項ないし第 5項のいずれか一項記載の半導体装置を用い た CMO S半導体集積回路。
    (8) 強誘電体膜又は多結晶シリコン ·ゲートを要素とする半導体装置の 製造方法において、 該強誘電体膜又は多結晶シリコン ·ゲートを形成した後 に水素不放出性の成膜法により層間絶縁膜を形成する工程と、 該要素の上部 で少なくとも該要素を覆う範囲に、 水素不放出性の成膜法により耐湿性の水 素バリァ膜を形成する工程と、 を有することを特徴とする半導体装置の製造 方法。
    (9) 請求項第 8項に記載の製造方法において、 前記水素バリア膜の形成 工程の後、 該水素バリア膜の上に腐食防止膜を覆う工程、 を有することを特 徵とする半導体装置の製造方法。
    类似技术:
    公开号 | 公开日 | 专利标题
    US5554559A|1996-09-10|Method of manufacturing a semiconductor device having a capacitor with a ferroelectric, dielectric
    EP1416521B1|2012-01-25|Manufacturing method of semiconductor device
    US6825082B2|2004-11-30|Ferroelectric memory device and method of forming the same
    US6818523B2|2004-11-16|Semiconductor storage device manufacturing method which forms a hydrogen diffusion inhibiting layer
    USRE41625E1|2010-09-07|Semiconductor device and method of fabricating the same
    US6611014B1|2003-08-26|Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof
    US6913970B2|2005-07-05|Semiconductor device and method of manufacturing the same
    US6844252B2|2005-01-18|Semiconductor processing methods of forming a conductive gate and line
    US5773314A|1998-06-30|Plug protection process for use in the manufacture of embedded dynamic random access memory | cells
    US6249014B1|2001-06-19|Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
    EP0629002B1|2004-03-03|Process for forming a semiconductor device
    EP1852893B1|2017-05-24|Capacitor and method of manufacturing the same
    US5699291A|1997-12-16|Semiconductor memory device and manufacturing method thereof
    US6982444B2|2006-01-03|Ferroelectric memory device having a hydrogen barrier film
    KR100870361B1|2008-11-25|강유전체 메모리 및 그 제조방법
    US6246082B1|2001-06-12|Semiconductor memory device with less characteristic deterioration of dielectric thin film
    US5353246A|1994-10-04|Programmable semiconductor antifuse structure and method of fabricating
    US6320213B1|2001-11-20|Diffusion barriers between noble metal electrodes and metallization layers, and integrated circuit and semiconductor devices comprising same
    JP2921556B2|1999-07-19|硬質セラミック材料等を用いた不活性化方法及び構造
    JP4803995B2|2011-10-26|半導体装置及びその製造方法
    KR100768642B1|2007-10-18|반도체 장치 및 그 제조 방법
    JP3331334B2|2002-10-07|半導体装置の製造方法
    EP1313141B1|2014-05-14|Semiconductor device and method of manufacturing the same
    US7060552B2|2006-06-13|Memory device with hydrogen-blocked ferroelectric capacitor
    US6605835B2|2003-08-12|Ferroelectric memory and its method of fabrication
    同族专利:
    公开号 | 公开日
    JP3131982B2|2001-02-05|
    EP0514547A1|1992-11-25|
    EP0514547A4|1992-09-10|
    EP0514547B1|1997-03-05|
    JPH04102367A|1992-04-03|
    US5523595A|1996-06-04|
    DE69124994D1|1997-04-10|
    DE69124994T2|1997-09-25|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS59105364A|1982-12-08|1984-06-18|Hitachi Ltd|Semiconductor device|
    JPS6223149A|1985-07-24|1987-01-31|Hitachi Ltd|Semiconductor memory device|
    JPH01253257A|1988-04-01|1989-10-09|Fuji Electric Co Ltd|Semiconductor integrated device|
    JPH01265524A|1988-04-15|1989-10-23|Sony Corp|Semiconductor device|
    JPH02183567A|1989-01-09|1990-07-18|Nec Corp|Manufacture of semiconductor device|
    JPH02184079A|1989-01-11|1990-07-18|Seiko Epson Corp|Formation of ferroelectric storage device|AP3271A|2010-10-15|2015-05-31|Upm Kymmene Corp|Continuous method for the precipitation of lignin from black liquor|JPS5748247A|1980-09-05|1982-03-19|Oki Electric Ind Co Ltd|Semiconductor integrated circuit device|
    US4675715A|1982-12-09|1987-06-23|American Telephone And Telegraph Company, At&T Bell Laboratories|Semiconductor integrated circuit vertical geometry impedance element|
    JPS59110122A|1982-12-15|1984-06-26|Nec Corp|Semiconductor integrated circuit device having nitride film|
    JPS60100464A|1983-11-07|1985-06-04|Hitachi Ltd|Semiconductor device|
    US4811078A|1985-05-01|1989-03-07|Texas Instruments Incorporated|Integrated circuit device and process with tin capacitors|
    JPS6328069A|1986-07-22|1988-02-05|Seiko Epson Corp|Semiconductor device|
    JPH01225149A|1988-03-04|1989-09-08|Toshiba Corp|Capacitor and manufacture thereof|
    JP2681982B2|1988-03-23|1997-11-26|ソニー株式会社|半導体装置|
    US5070036A|1989-01-04|1991-12-03|Quality Microcircuits Corporation|Process for contacting and interconnecting semiconductor devices within an integrated circuit|
    JPH02183569A|1989-01-10|1990-07-18|Seiko Epson Corp|Ferroelectric substance storage device|
    JPH03173126A|1989-11-30|1991-07-26|Mitsubishi Electric Corp|Semiconductor device of multilayer film structure and its manufacture|
    US5119154A|1990-12-03|1992-06-02|Micron Technology, Inc.|Ferroelectric capacitor and method for forming local interconnect|US5719416A|1991-12-13|1998-02-17|Symetrix Corporation|Integrated circuit with layered superlattice material compound|
    EP0513894B1|1991-05-08|1996-08-28|Philips Electronics N.V.|Method of manufacturing a semiconductor device comprising a capacitor with a ferroelectric dielectric, and semiconductor device comprising such a capacitor|
    DE69333864T2|1992-06-12|2006-06-29|Matsushita Electric Industrial Co., Ltd., Kadoma|Herstellungsverfahren für Halbleiterbauelement mit Kondensator|
    JP3195828B2|1992-08-31|2001-08-06|三菱電機株式会社|半導体装置|
    KR960015322B1|1993-07-23|1996-11-07|김주용|차폐용 플레이트를 갖는 반도체소자 제조방법|
    EP0738009B1|1993-08-05|2003-05-07|Matsushita Electric Industrial Co., Ltd.|Semiconductor device having capacitor|
    US5438023A|1994-03-11|1995-08-01|Ramtron International Corporation|Passivation method and structure for a ferroelectric integrated circuit using hard ceramic materials or the like|
    JP3119997B2|1994-06-21|2000-12-25|松下電子工業株式会社|半導体装置の製造方法|
    JPH09260600A|1996-03-19|1997-10-03|Sharp Corp|半導体メモリ素子の製造方法|
    DE19640240A1|1996-09-30|1998-04-02|Siemens Ag|Halbleiteranordnung mit einer Schicht aus einem Edelmetall und Verfahren zum Herstellen derselben|
    JP3385889B2|1996-12-25|2003-03-10|株式会社日立製作所|強誘電体メモリ素子及びその製造方法|
    JP4500248B2|1997-01-13|2010-07-14|株式会社ルネサステクノロジ|半導体記憶装置|
    US5902131A|1997-05-09|1999-05-11|Ramtron International Corporation|Dual-level metalization method for integrated circuit ferroelectric devices|
    JP3257587B2|1997-05-23|2002-02-18|日本電気株式会社|誘電体膜を用いた半導体装置の製造方法|
    TW396454B|1997-06-24|2000-07-01|Matsushita Electrics Corporati|Semiconductor device and method for fabricating the same|
    KR19990003495A|1997-06-25|1999-01-15|김영환|반도체 소자의 베리어 금속층 형성방법|
    US6509601B1|1998-07-31|2003-01-21|Samsung Electronics Co., Ltd.|Semiconductor memory device having capacitor protection layer and method for manufacturing the same|
    JP3098474B2|1997-10-31|2000-10-16|シンメトリクスコーポレーション|半導体装置の製造方法|
    JP3212930B2|1997-11-26|2001-09-25|シンメトリクスコーポレーション|容量及びその製造方法|
    KR100533991B1|1997-12-27|2006-05-16|주식회사 하이닉스반도체|반도체 장치의 고유전체 캐패시터 제조방법|
    JP3698885B2|1998-02-18|2005-09-21|富士通株式会社|強誘電体膜を用いた装置の製造方法|
    US6225156B1|1998-04-17|2001-05-01|Symetrix Corporation|Ferroelectric integrated circuit having low sensitivity to hydrogen exposure and method for fabricating same|
    US6165802A|1998-04-17|2000-12-26|Symetrix Corporation|Method of fabricating ferroelectric integrated circuit using oxygen to inhibit and repair hydrogen degradation|
    US6207465B1|1998-04-17|2001-03-27|Symetrix Corporation|Method of fabricating ferroelectric integrated circuit using dry and wet etching|
    US6130103A|1998-04-17|2000-10-10|Symetrix Corporation|Method for fabricating ferroelectric integrated circuits|
    JP2000124336A|1998-10-12|2000-04-28|Sony Corp|半導体装置及び半導体装置の製造方法|
    US6512256B1|1998-11-20|2003-01-28|Symetrix Corporation|Integrated circuit having self-aligned hydrogen barrier layer and method for fabricating same|
    US6225656B1|1998-12-01|2001-05-01|Symetrix Corporation|Ferroelectric integrated circuit with protective layer incorporating oxygen and method for fabricating same|
    US6140672A|1999-03-05|2000-10-31|Symetrix Corporation|Ferroelectric field effect transistor having a gate electrode being electrically connected to the bottom electrode of a ferroelectric capacitor|
    JP3217326B2|1999-03-19|2001-10-09|富士通株式会社|電磁波シールド構造を有する強誘電体メモリ|
    US6242299B1|1999-04-01|2001-06-05|Ramtron International Corporation|Barrier layer to protect a ferroelectric capacitor after contact has been made to the capacitor electrode|
    US6611014B1|1999-05-14|2003-08-26|Kabushiki Kaisha Toshiba|Semiconductor device having ferroelectric capacitor and hydrogen barrier film and manufacturing method thereof|
    JP3950290B2|1999-09-10|2007-07-25|三星電子株式会社ＳａｍｓｕｎｇＥｌｅｃｔｒｏｎｉｃｓＣｏ．，Ｌｔｄ．|キャパシタ保護膜を含む半導体メモリ素子及びその製造方法|
    KR100362189B1|1999-12-30|2002-11-23|주식회사 하이닉스반도체|수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법|
    DE10000005C1|2000-01-03|2001-09-13|Infineon Technologies Ag|Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers|
    DE10065976A1|2000-02-25|2002-02-21|Infineon Technologies Ag|Verfahren zur Herstellung eines Halbleiterbauelements|
    US6365927B1|2000-04-03|2002-04-02|Symetrix Corporation|Ferroelectric integrated circuit having hydrogen barrier layer|
    IT1318279B1|2000-07-28|2003-07-28|Getters Spa|Dispositivo capacitivo integrato con strato dielettrico degradabiledall'idrogeno protetto da strato getter.|
    US6580107B2|2000-10-10|2003-06-17|Sanyo Electric Co., Ltd.|Compound semiconductor device with depletion layer stop region|
    WO2002056382A1|2001-01-15|2002-07-18|Matsushita Electric Industrial Co., Ltd.|Semiconductor device and method for fabricating the same|
    JP2002305289A|2001-04-05|2002-10-18|Hitachi Ltd|半導体集積回路装置およびその製造方法|
    DE10121657B4|2001-05-03|2010-02-11|Qimonda Ag|Mikroelektronische Struktur mit Wasserstoffbarrierenschicht|
    JP4090890B2|2001-05-15|2008-05-28|株式会社荏原製作所|Ｔｄｉ検出装置、フィードスルー機器、これらを利用した電子線装置、並びに、該電子線装置を用いた半導体デバイス製造法|
    US6762090B2|2001-09-13|2004-07-13|Hynix Semiconductor Inc.|Method for fabricating a capacitor|
    JP4488661B2|2001-09-18|2010-06-23|Ｏｋｉセミコンダクタ株式会社|強誘電体キャパシタの製造方法|
    JP3466174B2|2001-09-27|2003-11-10|沖電気工業株式会社|半導体装置およびその製造方法|
    DE10303316A1|2003-01-28|2004-08-12|Forschungszentrum Jülich GmbH|Schneller remanenter Speicher|
    KR100989083B1|2005-07-04|2010-10-25|후지쯔 세미컨덕터 가부시키가이샤|반도체 장치 및 그 제조 방법|
    CN101213655B|2005-07-05|2010-12-08|富士通半导体股份有限公司|半导体器件及其制造方法|
    JP4854675B2|2005-11-28|2012-01-18|富士通セミコンダクター株式会社|半導体装置及びその製造方法|
    JP4998270B2|2005-12-27|2012-08-15|富士通セミコンダクター株式会社|半導体装置とその製造方法|
    TWI411964B|2006-02-10|2013-10-11|Semiconductor Energy Lab|半導體裝置|
    JP5353237B2|2006-03-31|2013-11-27|富士通セミコンダクター株式会社|半導体装置及びその製造方法|
    US8723654B2|2010-07-09|2014-05-13|Cypress Semiconductor Corporation|Interrupt generation and acknowledgment for RFID|
    US9846664B2|2010-07-09|2017-12-19|Cypress Semiconductor Corporation|RFID interface and interrupt|
    US9092582B2|2010-07-09|2015-07-28|Cypress Semiconductor Corporation|Low power, low pin count interface for an RFID transponder|
    US8395196B2|2010-11-16|2013-03-12|International Business Machines Corporation|Hydrogen barrier liner for ferro-electric random access memorychip|
    US8525354B2|2011-10-13|2013-09-03|United Microelectronics Corporation|Bond pad structure and fabricating method thereof|
    US20130328151A1|2012-06-07|2013-12-12|Ching-Hung Kao|Integrated circuit structure, back side illumination image sensor and integrated circuit process thereof|
    CN103578919A|2012-07-26|2014-02-12|无锡华润上华科技有限公司|一种mos器件的钝化层形成方法以及一种mos器件|
    JP2016058601A|2014-09-11|2016-04-21|株式会社東芝|半導体装置|
    法律状态:
    1992-03-05| AK| Designated states|Kind code of ref document: A1 Designated state(s): US |
    1992-03-05| AL| Designated countries for regional patents|Kind code of ref document: A1 Designated state(s): AT BE CH DE DK ES FR GB GR IT LU NL SE |
    1992-05-18| WWE| Wipo information: entry into national phase|Ref document number: 1991914601 Country of ref document: EP |
    1992-11-25| WWP| Wipo information: published in national office|Ref document number: 1991914601 Country of ref document: EP |
    1997-03-05| WWG| Wipo information: grant in national office|Ref document number: 1991914601 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    JP2/220905||1990-08-21||
    JP02220905A|JP3131982B2|1990-08-21|1990-08-21|半導体装置、半導体メモリ及び半導体装置の製造方法|EP91914601A| EP0514547B1|1990-08-21|1991-08-20|SEMICONDUCTOR MEMORY HAVING A FERROELECTRIC CAPACITOR AND A TiON BARRIER FILM|
    DE69124994T| DE69124994T2|1990-08-21|1991-08-20|HALBLEITERSPEICHER MIT EINEM FERROELEKTRISCHEN KONDENSATOR UND EINER SCHUTZSCHICHT AUS TiON|
    US08/238,802| US5523595A|1990-08-21|1994-05-06|Semiconductor device having a transistor, a ferroelectric capacitor and a hydrogen barrier film|
    [返回顶部]